• Minutieux et rigoureux, j’opte pour un travail de qualité, pour le partage de connaissances, et la persévérance qui me caractérise me pousse à mener à bien les projets les plus complexes au maximum de leurs performances.
• Habitué à travailler dans une équipe jeune et dynamique, sur de multi-projets, dans une entreprise multinationale, je m’adapte facilement à un nouvel environnement.
• Ma formation pluridisciplinaire en électronique, télécommunications et réseaux, et microélectronique me permet d’appréhender avec aisance les projets multi compétences.
Portage de microcontrôleurs sécurisés 8 bits à base de cœurs STM7 sur émulateur multi-fpga Xilinx (Virtex 2) et Altera Stratix II et III.
• Modifications du code VHDL du design pour intégrations des signaux de contrôles d'émulation • Modélisation en VHDL des cœurs analogiques (Sensors, supply, clock generator, ...) • Modélisations en VHDL des cœurs de mémoires • Synthèse et placement/routage sur FPGAs Xilinx Virtex 2 et Altera Stratix II et III • Simulation et analyse de timing • Validations
Portage de microcontrôleurs sécurisés 32 bits à base de cœurs ARM (Cortex-M3, Cortex-M0) sur émulateur multi FPGA Altera (Stratix II et III).
• Modifications du code VHDL du design pour intégrations des signaux de contrôles d'émulation • Modélisation en VHDL des cœurs analogiques (Sensors, supply, clock generator, ...) • Modélisations en VHDL des cœurs de mémoires • Synthèse et placement/routage sur FPGAs Altera Stratix II et III • Simulation et analyse de timing • Validations
Microcontrôleurs intégrant USB, SPI, I2C, SWP, LPC, RF (13.56MHz), GPIO, et à base d'EEprom ou de PFlash. • Validations de chaque interface de communication en collaboration avec l'équipe software
Intégration de fonctionnalités spécifiques d'émulations (breakpoint, code coverage, EEprom et PFlash checker, User datasheet checker, ...)
Validation des produits et fonctionnalités d'émulation
Maîtrise des suites logicielles Altera Quartus, Xilinx ISE, Synplicity. • Amélioration du flow de développement • génération automatique de contraintes de timing par scripts TCL
Développement de scripts en TCL/TK pour l'exécution automatique de patterns de test • génération des projets Keil pour chaque pattern, compilation du projet et génération du fichier S19 • génération des scenarii de test pour exécution sur reader
Mise en place d'un environnement logiciel de simulation et de vérification pour processeurs 32 bits
• Analyse du besoin et des contraintes • Propositions de plusieurs solutions retenues • Ecriture en VHDL de l'environnement • Générations de patterns de test en assembleur
Développement d'un script de génération automatique de contraintes de timing.
• Script écrit en Perl avec comme entrée un fichier de timing • Scripts de contraintes générés en BC, NOM et WC pour l'outil Design Compiler de Synospys
Détails de l'expérience
Evaluation des performances en consommation d'une librairie Low-Power Low-Voltage
Utilisation de l'outil Design Power et Design Compiler de Synopsys pour optimiser la synthèse afin de réduire la consommation en courant
Développement d'un script de génération automatique de contraintes de timing pour l'outil Design Compiler
Script de contraintes généré à partir d'un fichier de spécifications de timing et entrant dans le flot de synthèse
Conception d'une carte d'interface sans contact (13.56MHz) permettant la reconnaissance de cartouches d'encre et d'additif équipées de puces sans contact
• Développement électronique de la carte à base d'un 87C51 avec mémoire flash et interface sans contact (13.56MHz). • Développement en C pour 8051 des drivers de gestion des puces et du code de téléchargement des drivers • Développement en C d'un utilitaire sur PC permettant le téléchargement dans la carte d'interface, via l'I2C au travers du port parallèle, des drivers de communication avec les puces
Amélioration du récepteur de puces sans contact
• Amélioration de la distance de détection des tags • Réduction de l'encombrement • Réduction du coût de fabrication de la carte
• Étude et conception d'un système basé sur le micro-contrôleur 68HC11 permettant la rééducation neurologique via des séquences optiques. • Développement en assembleur du logiciel embarqué pour la gestion des séquences optiques.
Développement d'une librairie de fonctions destinée à piloter un débitmètre électronique basé sur un 87C535.
• Développement en C d'un protocole de communication assurant le transfert des données de la mémoire du débitmètre vers le PC via le port série. • Mise en place d'une gestion tournante de la mémorisation des données en mémoire.
Description de l'entreprise
Environnement, mesure de débit de l'eau, autosurveillance, régulation hydraulique gravitaire, traitement des eaux usées et des boues
Projet sur l'analyse du trafic routier en milieu urbain
• Étude et conception d'une carte d'interface de transmission série sur systèmes parallèles à base de Transputers INMOS (Processeurs parallèles). • Développement en C de la bibliothèque de fonctions nécessaires à la transmission des images via la carte d'interface série.
Description de l'entreprise
Expert en diffusion audiovisuelle et concepteur de réseaux télécoms