• Minutieux et rigoureux, j’opte pour un travail de qualité, pour le partage de connaissances, et la persévérance qui me caractérise me pousse à mener à bien les projets les plus complexes au maximum de leurs performances.
• Habitué à travailler dans une équipe jeune et dynamique, sur de multi-projets, dans une entreprise multinationale, je m’adapte facilement à un nouvel environnement.
• Ma formation pluridisciplinaire en électronique, télécommunications et réseaux, et microélectronique me permet d’appréhender avec aisance les projets multi compétences.
Mise en place d'un environnement logiciel de simulation et de vérification pour processeurs 32 bits
• Analyse du besoin et des contraintes • Propositions de plusieurs solutions retenues • Ecriture en VHDL de l'environnement • Générations de patterns de test en assembleur
Développement d'un script de génération automatique de contraintes de timing.
• Script écrit en Perl avec comme entrée un fichier de timing • Scripts de contraintes générés en BC, NOM et WC pour l'outil Design Compiler de Synospys
Détails de l'expérience
Evaluation des performances en consommation d'une librairie Low-Power Low-Voltage
Utilisation de l'outil Design Power et Design Compiler de Synopsys pour optimiser la synthèse afin de réduire la consommation en courant
Développement d'un script de génération automatique de contraintes de timing pour l'outil Design Compiler
Script de contraintes généré à partir d'un fichier de spécifications de timing et entrant dans le flot de synthèse
