Sébastien DEPRIESTER
Ingénieur développement hardware FPGA
53 ans
Permis de conduire
Saint Paul Lez Durance (13115) France
Situation professionnelle
En poste
En recherche active
Présentation
• Minutieux et rigoureux, j’opte pour un travail de qualité, pour le partage de connaissances, et la persévérance qui me caractérise me pousse à mener à bien les projets les plus complexes au maximum de leurs performances.
• Habitué à travailler dans une équipe jeune et dynamique, sur de multi-projets, dans une entreprise multinationale, je m’adapte facilement à un nouvel environnement.
• Ma formation pluridisciplinaire en électronique, télécommunications et réseaux, et microélectronique me permet d’appréhender avec aisance les projets multi compétences.
• Habitué à travailler dans une équipe jeune et dynamique, sur de multi-projets, dans une entreprise multinationale, je m’adapte facilement à un nouvel environnement.
• Ma formation pluridisciplinaire en électronique, télécommunications et réseaux, et microélectronique me permet d’appréhender avec aisance les projets multi compétences.
Ingénieur développement hardware FPGA
STMicroelectronics
Depuis janvier 2004
CDI
Rousset (13)
France
- Portage de microcontrôleurs sécurisés 8 bits à base de cœurs STM7 sur émulateur multi-fpga Xilinx (Virtex 2) et Altera Stratix II et III.
• Modifications du code VHDL du design pour intégrations des signaux de contrôles d'émulation
• Modélisation en VHDL des cœurs analogiques (Sensors, supply, clock generator, ...)
• Modélisations en VHDL des cœurs de mémoires
• Synthèse et placement/routage sur FPGAs Xilinx Virtex 2 et Altera Stratix II et III
• Simulation et analyse de timing
• Validations - Portage de microcontrôleurs sécurisés 32 bits à base de cœurs ARM (Cortex-M3, Cortex-M0) sur émulateur multi FPGA Altera (Stratix II et III).
• Modifications du code VHDL du design pour intégrations des signaux de contrôles d'émulation
• Modélisation en VHDL des cœurs analogiques (Sensors, supply, clock generator, ...)
• Modélisations en VHDL des cœurs de mémoires
• Synthèse et placement/routage sur FPGAs Altera Stratix II et III
• Simulation et analyse de timing
• Validations - Microcontrôleurs intégrant USB, SPI, I2C, SWP, LPC, RF (13.56MHz), GPIO, et à base d'EEprom ou de PFlash.
• Validations de chaque interface de communication en collaboration avec l'équipe software - Intégration de fonctionnalités spécifiques d'émulations (breakpoint, code coverage, EEprom et PFlash checker, User datasheet checker, ...)
- Validation des produits et fonctionnalités d'émulation
- Maîtrise des suites logicielles Altera Quartus, Xilinx ISE, Synplicity.
• Amélioration du flow de développement
• génération automatique de contraintes de timing par scripts TCL - Développement de scripts en TCL/TK pour l'exécution automatique de patterns de test
• génération des projets Keil pour chaque pattern, compilation du projet et génération du fichier S19
• génération des scenarii de test pour exécution sur reader
Ingénieur design numérique
STMicroelectronics
Juillet 2000
à décembre 2003
CDI
Rousset (13)
France
- Conception de microcontrôleurs sécurisés équipés de ROM, RAM, EEPROM, interfaces de communications ISO 7816.
• Synthèse
• Simulations RTL et back-annotées
• Floorplanning
• Placement / Routage, optimisation de surface et de timing
• Commande des masques - Développement d'IPs en VHDL.
- Développement d'outils d'aide à la validation (Scripts en PERL).
- Validation complète sur silicium du produit final.
Ingénieur Microélectronique et Automatique
Polytech'Montpellier (ex-ISIM)
Septembre 1996
à juin 2000
• Conception des systèmes électroniques
• Automatismes, Informatique industrielle
• Automatismes, Informatique industrielle
• Concevoir, mettre en oeuvre, administrer, sécuriser et maintenir tout type de réseaux informatiques et de systèmes de télécommunications.
• Maîtrise des protocoles de communications
• Maîtrise des protocoles de communications
- Saisie de schéma et placement/routage• Orcad, Proteus
-
Simulation électrique
• Microsim
• PSpice
-
Suite logicielle Altera Quartus
• FPGA Altera Stratix II et III -
Suite logicielle Xilinx ISE
• FPGA Xilinx Virtex 2 - Synplify-Pro
- Certify-SC
-
Synthèse RTL
• NC-VHDL
• NC-Verilog -
Simulation
• NC-Sim -
Placement-routage
• Cadence Opus
-
Anglais
• Capable de tenir une conversation de niveau moyen
• Lecture aisée de documents techniques -
Allemand
• Notions
-
Langages de programmation
• VHDL
• C
• TCL
• PERL
• Assembleur (68HC11, PIC, STM7) -
Développement WEB
• PHP
• HTML
• MySQL -
OS
• Linux
• Windows -
Logiciel de gestion de configuration
• Clearcase
- Moto
- VTT
