Gael Sapience
Ingénieur confirmé FPGA / ASIC/ SoC. 8 ans d'expérience au Japon.
46 ans
Permis de conduire
France
En poste
Indisponible
Diplômé de l'Ecole Nationale Supérieure de Sciences Appliquées et de Technologie (ENSSAT) en 2003, j'ai eu l'opportunité de travailler au Japon durant 8 ans en tant qu'ingénieur R&D en électronique numérique.
J'interviens dans le développement hardware d'applications de traitement de signal, de cryptographie et traitement vidéo pour des cibles FPGA/ASIC/SoC.
J'interviens dans le développement hardware d'applications de traitement de signal, de cryptographie et traitement vidéo pour des cibles FPGA/ASIC/SoC.
- VHDL
- Verilog
- C/C++
- awk
- perl
- MATLAB
- C#
- Tcl
- VBA
- SQL
- Modelsim
- NC-Verilog
- NC-VHDL
- Synplify
- ALDEC ALINT
- norme STARC
- Xilinx suite (ISE, SDK, EDK, Chipscope)
- Altera suite (Quartus, SOPC builder, Nios IDE)
- Lattice suite (Diamond)
- Désentrelacement (Entrelacé->Progressif)
- downscaler
- upscaler
- renforcement des contours
- conversion Bayer - rgb
- balance des blancs
- Normes: SMPTE-274M, SMPTE-296M, SMPTE-RP211, CEA-861D, NTSC, PAL, VESA
- BCH
-
Reed-Solomon. IP concue et disponible sous licence libre au lien suivant:
http://tinyurl.com/3zyj68u
Démonstration de l'IP au lien suivant: http://tinyurl.com/3fjtv75 - Viterbi
- LDPC
- Turbo
- AES
- DES
- Triple DES
- Anglais : Courant, utilisation quotidienne (score TOEIC=955 en 2010)
- Japonais : Courant, utilisation quotidienne (JLPT: niveau 2, JBT: niveau 2)
- Allemand : Scolaire
- Mongole : Notions
