Votre navigateur est obsolète !

Pour une expériencenet et une sécurité optimale, mettez à jour votre navigateur. Mettre à jour maintenant

×

Cedric Gava

Cedric Gava

Ingénieur R&D systèmes embarqués

49 ans
Permis de conduire
Toulouse
En poste En simple veille
Contactez-moi
Moteur et proactif, je participe à de nombreuses démarches d’améliorations continues de mon entreprise, autour des activités d’ingénierie système, de production de logiciel et de conduite de projet.
Impliqué dans le MBSE depuis 10 ans, mes expériences en poste ou à titre personnel m’ont permis d’acquérir une solide expertise dans ce domaine.
CV réalisé sur DoYouBuzz
Accueil Expériences Formations Compétences
Télécharger mon CV PDF
Expériences
  • Projet AIVB: Architecte Système et Chargé d'Affaire, banc d'intégration système IMA/DIMA, Contexte Transnational (Chine)
    • Equipe de 10 personnes, projet pilote méthode agile SCRUM & cycle en V, déploiement continu, cadrage projet (PBS/WBS/OBS), mise en place CI/CD
    • MBSE pour la spécification, et la modélisation des étages de brassage de signaux
    • Ingénierie système basée documents : traçabilité avec Reqtify (configuration et rapports)
  • Projet RTE#RSPACE: Responsable technique, IEC61850,
    Projet PRISSMA: R&D collaboratif, sécurité des véhicule autonomes à base d'IA, tech lead, expert ingénierie système
  • Projet Landing Gear: Architecture système, banc d'intégration pour LGCIS
    • Approche basée modèle, génération partielle de spécification, validations (MBSE, Cameo System Modeler), traçabilité (Reqtify)
    • Relation client, suivi de sous-traitance
  • Projet ESIC: Architecture système, testeur filaire pour coeur électrique A350
    • Approche basée modèle, génération complète de spécification (MBSE, Cameo System Modeler, eclipse/EMF, XSL)
  • Auditeur interne EN9100 pour dept qualité et performance: audit du processus développer. Analyse norme ISO 15288, participation active aux démarches de structuration de l'ingénierie système BU
  • UPDATE: 07/03 /2023 - Process Owner Delegate Design & Develop, Gestion de conf, 15288 // Key user POLARION
    Formation: OPUS10 optimisation soutien logistique
  • UPDATE: 09/03/2021 - RT mise en place bonne pratiques pour suivi projet en distanciel (setup redmine)...
    ARCHI SYS: gestion de conf, testabilité

Consultant systèmes embarqués et systèmes informatiques

Cédric Gava Consulting
Janvier 2015 à mai 2016
Freelance
Toulouse
France
  • Ingénieur logiciel embarqué linux (Alyotech) :
    • Diagnostic et dépannage d'un problème d'affichage LCD sur cible embarquée sabre-lite, noyau linux IMX6 (ALYOTECH/Nexter)
  • Consultant système informatique (EDrill)
    • Intégration de données : reformatage de livre de compte pour l'administration fiscale avec (Talend Open Studio ETL).
    • Déploiement et administration d'un serveur de sauvegarde réseau NAS (Synology/Linux)
    • Réponse à incident numérique : analyse de vulnérabilités serveur (Nexpose, Nessus, Kali Linux) et poste client, gestion des actions correctives et préventions
  • Développement d'un prototype d'une infrastructure d’ingénierie système basée modèle pour PME dans le cloud
    • Déploiement d'applications Odoo ERP et Tuleap sur serveurs virtuels Linux Debian et Centos. Installation et configuration des services sous-jacents (ssh, nfs, ntp, netfilter, knockd, rsyslog, git, gitolite, rsync, rsnapshot, compilation noyau 3.19)
    • Suivi d'actions dans le Cloud dans un datawarehouse modèle DataVault, sur MySQL, (Talend Open Studio ETL)
    • Evaluation de l'outil de modélisation MagicDraw/Cameo System Modeler : ingénierie des exigences, traçabilité, requête OCL, génération de rapport Web
  • Recherche d'une méthode basée modèle pour l'électronique, dans le cadre d'un projet interne, et publication d'une partie de ces travaux vers le projet collaboratif "Projet P"
    • Évolution de guide méthodologique MBSE pour l'électronique, en utilisant l'outil de modélisation Topcased/Papyrus
    • Étude du standard IP-XACT et de son implémentation en Profil UML/SysML. Développement d'un prototype d'éditeur graphique pour ces modèles (plugin eclipse Sirius, EMF/XSD)
    • Étude de la génération de code VHDL à partir de SysML
    • Conduite des réunions interdisciplinaires (hardware, software, simulation) pour définir les patterns de modélisations SysML applicables au développement électronique
  • Publication pour l'ERTS sur la modélisation SysML de l'interface HW/SW (https://www.see.asso.fr/file/13159/download/21905)
  • Projet P : Fournir un framework de generation de code open source qualifiable pour supporter l'ingénierie basée modèle (mbse) de systèmes embarqués temps réels critiques. Ce framework devait vérifier d'une part le cohérence sémantique des modèles utilisés (Matlab/Simulink, Scicos, Xcos, SysML, MARTE, UML et AADL), et devait générer, d'autre part, du code dans les langages ciblés (C, C++, Ada, VHDL, SystemC).
  • Évaluation des performances de l'outil HLS Gaut 3.0 (synthèse de haut niveau, environnement basé modèle eclipse, plugin gcc) sur un filtre FIR sur cible FPGA Xilinx, outil ISE
  • Le projet OPEES a débouché sur la création de Polarsys, qui propose des ateliers d'ingénierie open-source. Les composants intégrés dans ces ateliers sont accompagnés de processus de vérification et de qualification, ainsi que des indicateurs qualitatifs de ces outillages, en complément de l'indicateur traditionnel de niveau de transfert de technologie (TRL).
  • Mes missions sur le projet :
    • Contribution aux études contextuelles du projet (Analyse des forges existantes, analyse des business model Open Source, participation aux réunions plénières)
    • Expertise technique sur la formalisation d'un mapping entre modèles Matlab/Simulink et diagrammes d'activités UML (Vérification de la cohérence sémantique et définition d'un Profil UML)
  • Ce projet devait fournir une petite série d'équipements capables d'acquérir des mesures via Ethernet ou Wifi, pour les enregistrer ou les rediffuser sur un réseau au format IENA, sur une architecture MultiStack PC104 Linux.
  • Mes missions sur le projet :
    • Architecture du logiciel : process basé modèle pour la traçabilité des exigences (Import des exigences textuelles, modélisation UML, puis génération automatique de spécification avec Topcased, Gendoc, Acceleo)
    • Gestion de l'environnement de développement : SVN, Makefile/Autotools, Mantis
    • Développement : génération en C à partir des machines à états UML (eclipse Acceleo et SMC ), développement manuel en C/C++ des parties non-systèmes et non-générables
    • Intégration sur cible, rédaction des plans de validations et validations
  • Le projet SoCKET (SoC toolKit for critical Embedded sysTems) vise à définir un flot de développement "sans rupture", intégrant la qualification et la certification des équipements, depuis le niveau système jusqu'aux circuits intégrés et logiciels validés sur ces circuits intégrés.
  • Mes missions sur le projet :
    • Modélisation en SystemC TLM2 d'un calculateur temps réel type contrôle/commande (DMA, signal processing IP, UART, timer)
    • Développement et intégration des bibliothèques C++ tierces (state machines, log4cpp, boost), mise en oeuvre de motifs de conceptions (strategie, polymorphisme, couplage faible, variation protégée)
    • Intégration SW/Plateforme virtuelle : Exécution du logiciel applicatif compilé sur un ISS arm. Test et mise au point des drivers des périphériques modélisés.
    • Participation aux sessions plénières
  • Encadrement d'une équipe de 12 personnes : contrôle des tableaux de bords de suivi de projet, contrôle de la facturation, gestion des plannings et des affectations, analyse des dérives et des situations latentes
  • Interface client : recueil du besoin, reporting, chiffrage devis et avenants,
  • Projets transverses agence : étude des UO (unités d'oeuvre), participation à la certification EN9100 (Conduite de projet, maîtrise des risques, gestion de configuration) et aux actions qualités (plan de progrès, indicateurs de process -KPI)
  • Actions d'améliorations des processus de production (capitalisation des chiffrages, mesure des charges réelles des collaborateurs, rationalisation des plans d'actions et de reporting de l'équipe, réunions de présentation des projets, évaluation d'un WIKI équipe)
  • Analyse de testabilité pour les produits électroniques avioniques
    • Intervention sur les divers documents liés à la certification des équipements avioniques (spécifications de test matériel, dossiers de justification, analyse de testabilité, couverture de test FMEA) et aux différentes étapes du cycle de vie des calculateurs avioniques (intégration, qualification, déverminage, ré-industrialisation), sur divers produits (FWC320, FWC340, SDAC320, SDAC340, FCGU380, IOM380, CPIOM380)
    • Spécification de tests de non régression (Ethernet 85C30, Carte ARINC 429 logiciel IMS), analyse de code, retro-ingeniérie
    • Spécification de déverminage FCGU A380 (transfert de connaissance sur le calculateur, son architecture, le logiciel opérationnel, les automates IO, les ressources), technologies PowerPC, PCI, USB, SDRAM, FLASH, ARINC 429
  • Développement de logiciels de tests : langage C, environnement propriétaire temps réel non préemptif, Makefile. Développement des couches applicatives et drivers de périphériques (Ethernet, ARINC, Flash) sur cible x86 et PowerPC
  • Projets proactifs :
    • Process et outil (feuille excel) pour harmoniser les messages de différents logiciels, produits par différentes équipes, pendant leur phase d'évolution
    • Test semi-automatique de logiciel ATSU par script Tera-Term (RS232)
    • Initiation à la gestion du temps (GTD, Franklyn & covey)
  • Support banc de test d'intégration système avionique pour la plateforme IMA Sukhoi RRJ
  • Lectures et fiches de lectures :
    • Normes aéronautiques DO254, DO178
    • Applying UML and Patterns (Craig Larman)
  • Spécification, suivi de sous-traitance et validation de la baie BISG (Banc Intégration Système Générique) du banc EDIB (Electrical Distribution Integration Bench) et AICU (Anti-Ice Control Unit) A400M.
  • Évaluation et qualification de systèmes d'acquisitions MIL-STD-1553 COTS (DDC, AIM, CONDOR, Max-Technogies)
  • Spécification d'une carte d'acquisition MIL-STD-1553 pour l'IEV (Intégration des Essais en Vol) A400M au format IENA (Installation d'Essais pour les Nouveaux Avions)
  • Développement de macros VBA Excel de traitement et conversion d'ICD (Interface Control Document) pour vérifier les fichiers de l'ENCRIER (baie de brassage des câbles des bancs d'intégrations).
  • Enseignement BAC +1 : architecture des machines et assembleur x86, algorithmique et python, langage C
  • Enseignement BAC +2 : langage C++ , algorithmique avancée, modélisation UML (Papyrus, BOUML)
  • Exercices et TP sur environnement Eclipse CDT, Linux

Ingénieur logiciel embarqué

Eurilogic
Août 2004 à octobre 2004
CDD
Toulouse
France
  • Ajout de drivers logiciels et modifications noyau d'un OS temps réel propriétaire sur cible PowerPC 555
  • Développement et modifications de drivers (RS232, RS422, IT, FPGA, EEPROM, MIL-STD-1553, IRQ). Intégration et debogage avec Diabdata, et sonde BDM
  • Conception d'une carte d'évaluation pour les processeurs de la famille Motorola Coldfire MCF5307, MCF5407 avec des composants de gamme industrielle. Technologies présentes sur la carte : SDRAM, FPGA de glue, USB Host, Ethernet Host, Extension par bus VME
    • Etude de faisabilité, validation des outils logiciels, validation des BSP disponibles et spécification
    • Choix des composants et approvisionnements en échantillons pour contrainte forte : DO160, ISO9001, gamme de température industrielle
    • Saisie des schémas, saisie des empreintes des composants et routage en CMS 8 couches, format double U avec Protel
  • Participation aux formations pour audit ISO9001
Formations

Formation développement de pilotes de périphériques noyau Linux

Free-electrons

Décembre 2014
Formation professionnelle (5 jours) sur les aspects majeurs du développements de modules et drivers pour le noyau Linux. Applications sur carte ARM BeagleBone black.

Obeo Designer/Eclipse Sirius

Obeo

Juin 2014
Formation à l'outil de création de modeleur graphique Eclipse Sirius pour la création de DSL graphique. Rappel d'utilisation de EMF, OCL, Acceleo et conception de modèles Viewpoint.
Formation professionnelle, 5 Jours

Synthèse VHDL

MVD

Janvier 2013
Formation professionnelle (3 jours) sur la synthèse VHDL avancée sur FPGA Xilinx

Fonctionnement interne de GCC

Labsticc

Novembre 2010
Formation professionnelle (1/2 J) aux différentes étapes de transformations des arbres utilisés en interne par GCC, pour la compilation ou l'optimisation, et aux moyens d'y ajouter des greffons.

ATL - Atlas transformation language

OBEO

Avril 2010
Formation professionnelle (DIF/2 Jours) sur l'utilisation du langage de transformation de modèle ATL déployé dans eclipse

Chef de Projet

CSP Formation

Septembre 2008
Formation professionnelle (7 jours) sur les concepts fondamentaux de la gestion de projet :
  • Cadrage et planification de projet
  • Suivi et pilotage du projet
  • Analyse et gestion des risques
  • Gestion du personnel et des conflits

Ingénieur électronique et traitement du signal

ENSEEIHT

2001 à 2003
ENSEEIHT : Ecole Nationale Supérieure d’Électronique, d’Électrotechnique, d4informatique, d'Hydraulique et de Télécommunications de Toulouse
Spécialisation CAMSI : Concepteur en Architecture des Machines et Systèmes Informatiques
En savoir +

Maîtrise EEA Microélectronique

Université Paul Sabatier - Toulouse

1998 à 2001
Licence/Maîtrise en Electronique, Electrotechnique et Automatisme
En savoir +
Compétences

Ingénierie des systèmes embarqués critiques

  • Ingénierie système : UML, SysML, MARTE, IP-XACT, Simulink, V&V, Configuration Management, Requirement modeling, Topcased, Papyrus, MagicDraw, Cameo System Modeler, Capella, Reqtify
    Avancé
  • Testabilité des calculateurs avioniques : Test d'intégration, Déverminage, Test ATEC, V&V, Lecture de schémas électroniques, architecture des calculateurs avioniques
    Avancé
  • Bus de communication avioniques : AFDX, ARINC429, MIL-STD-1553, PCI, USB, I2C, CAN, RS232, Ethernet
    Bon niveau
  • Architecture des systèmes HW/SW : Partition ou codesign HW/SW, Accélération matérielle, VHDL/FPGA, SoC, asservissement, filtrage, alimentation
    Avancé
  • Développement des systèmes critiques : FMEA, DO178, DO254, DO160, EN9100
    Intermédiaire

Ingénierie logicielle

  • Architecture des logiciels embarqués : Développement en C ou Assembleur x86, arm, PPC de BSP, drivers, applications
    Expert
  • Développemment Linux/POSIX : Langages C, C++ ou bash : multi-threading, IPC, socket TCP/IP, telnet, signaux, appels des commandes standards, noyau linux
    Avancé
  • Ingénierie des modèles : Transformations (eclipse ATL ,XSLT), requêtage et contraintes (OCL), génération automatique de code et de documentation (Acceleo, Gendoc2, XSLT), définition de DSL (eclipse EMF, eclipse Sirius)
    Bon niveau
  • Système linux : Installation et MCO de systèmes linux (Debian, Centos/Fedora, Synology). Script bash.
    Bon niveau
  • Environnement d'ingénierie logicielle : BuildSystem (Makefile, Autotools), Gestion de configuration (Git, SVN, CVS), Forges (Github, Tuleap, Mantis)
    Avancé

Langues

  • Anglais : Lectures et écoutes quotidiennes, TOEIC 905/990
    Avancé
  • Espagnol : Parlé couramment, séjours réguliers, bonnes bases écrites à perfectionner si nécessaire
    Bon niveau

Veille industrielle

  • Sécurité et réseaux : Orange business sécurité, Linux Misc, Network Security Monitoring, Linux Kali, PenTest
  • MBSE Method & Tools : UMLForum, SysML Forum, AFIS, SysML France, Software & Modeling news, Model driven architecture
  • Développement Linux & Open source : Linux Pratique, Linux Magazine, Hackable Mag, Open Silicium
  • Conférences : ERTS ((2014,2016), Eclipse Con (France 2015, 2014, 2013), Topcased Days 2012, Models 2008

Gestion de projet & Bureautique

  • Applications bureautique : Excel (plages nommées, tableaux croisés dynamiques, VBA), Word, PowerPoint, MindMapping (Freemind, Xmind)
    Expert
  • Pilotage d'activité forfaitaire : Gestion de projet, rédaction de devis, unités d'oeuvres, analyse de risques, revues d'avancement, gestion du personnel, planning et affectations, formation
    Bon niveau
  • Gestion de projet: cadrage projet (PBS/WBS/OBS/CBS), suivi du planning, gestion du plan d'action
    Bon niveau
CV créé sur DoYouBuzz