Laurent Gougeon
Ingénieur Développement Logiciel
C
Linux
3GPP
LTE
WCDMA
51 ans
Permis de conduire
France
Situation professionnelle
En poste
Ouvert aux opportunités
Ingénieur développement logiciel embarqué
Alcatel-Lucent/Lucent Technologies
Depuis septembre 2000
CDI
Nantes
France
- Design logiciel LTE/4G modem/accès radio : MSC8156 (DSP Freescale) / P4080 (Freescale, QorIQ, 8*e500mc cores)
Analyse des spécifications, design, validation, et intégration
Prise en compte des besoins temps réels de l'application, aspects capacités/nombre d'utilisateurs simultanés (minimisation de l'empreinte de chaque nouveau développement dans le produit)
-OTDOA
-EMBMS
Linux embarqué, C, scripting bash, regexp - Mise en place de chaines de compilation et test automatisées (Jenkins/Hudson)
Aspects qualité, amélioration des tests de validation, de la couverture de test, automatisation des tâches de compilation et lancement des tests de non-régression. Réduction du temps passé par les développeurs à exécuter les régressions. - Design/prototypage d'un logiciel encapsuleur de paquets multicast pour eMBMS sur plateforme linux. 4G/LTE eMBMS
Linux, Raw sockets, protocole SYNC eMBMS, IPv4, IPv6, Multicast, Unicast, IGMP, MLD, RealTime Clock - Support logiciel L1&L2 LTE/4G, MSC8156 (DSP Freescale) / P4080
Analyse des traces des rapports de faute, tests système, labo client ou réseau client (Sprint, Verizon, AT&T ...) - Architecture logicielle L1 WCDMA/3G, MSC8156/57 SoC Freescale
Préparation d'un nouveau produit modem/accès radio nodeB 3G à base de SoC sur un hardware convergé 3G/4G
Interactions avec des intervenants Freescale pendant la phase d'architecture/design du SoC Freescale, modifications des spécifications du SoC pour les besoins d'Alcatel-Lucent.
Définition de l’architecture logicielle du produit L1 basée sur le SDOS Freescale et librairies fournies par Freescale. - Architecture logicielle WCDMA/3G modem/accès radio, ARM966
Évolutions du produit - Design logiciel embarqué : ARM966 (C, Assembleur)
- Modifications logicielles pour supporter les nouvelles configurations de déploiement radio chez les clients (antennes déportées, non colocalisées, cellules radios de grande taille ...) en utilisant les ressources ASIC disponibles. Validation avec un modèle C/C++ ainsi que sur émulateur hardware (emulant l'ASIC dans des une machine comprenant plusieurs dizaines de FPGAs), permettant le design et prévalidation du logiciel en parallèle du design HW, avant production de l'ASIC
- RTOS propriétaire (Real Time Operating System) répondant aux besoins de l'application, ordonnancement des taches selon priorités et échéances.
- BootStrap permettant de charger le code applicatif au démarrage du système en utilisant les interfaces de communication disponibles.
C, Assembleur pour ARM966, - Modifications logicielles pour supporter les nouvelles configurations de déploiement radio chez les clients (antennes déportées, non colocalisées, cellules radios de grande taille ...) en utilisant les ressources ASIC disponibles. Validation avec un modèle C/C++ ainsi que sur émulateur hardware (emulant l'ASIC dans des une machine comprenant plusieurs dizaines de FPGAs), permettant le design et prévalidation du logiciel en parallèle du design HW, avant production de l'ASIC
- Agile/Scrum
Développement dans un scrum comprenant plusieurs métiers (design, test, ...) - Support logiciel 3G/WCDMA (L1/modem accès radio):
- Analyse des traces des rapports de faute, tests système, labo client ou réseau client (AT&T, Orange, SKT, KTF ...).
- Recherche des causes, définition des corrections logicielles pour les contourner, y compris les causes matérielles (défauts ASIC).
- Tests des corrections, en labo ou sur le terrain
- Analyse des traces des rapports de faute, tests système, labo client ou réseau client (AT&T, Orange, SKT, KTF ...).
- Design logiciel simulateur ASIC 3G modem/accès radio (C, C++)
- Design d'un plugin debugger ARM (Realview Debugger) interfaçant les accès R/W à un range d'adresses vers un simulateur ASIC en C++ (simulation sur hôte Solaris de l'ensemble ASIC+2 processeurs ARM 966, pour validation du VHDL de l'ASIC avec le code embarqué avant production des premiers échantillons)
- Design de l'interface de connexion entre le simulateur ASIC C++ et le plugin debugger ARM, via connexions TCP/IP, échange des données R/W entre le plugin debugger et le modèle C++, cadencement de la simulation.
- Design paramétrage du simulateur ASIC C++ via fichier de configuration XML.
Solaris, Sockets, C, C++, XML, Debugger ARM, - Design d'un plugin debugger ARM (Realview Debugger) interfaçant les accès R/W à un range d'adresses vers un simulateur ASIC en C++ (simulation sur hôte Solaris de l'ensemble ASIC+2 processeurs ARM 966, pour validation du VHDL de l'ASIC avec le code embarqué avant production des premiers échantillons)
- Formation logiciel (ARM966)
Prise en charge des nouveaux collaborateurs, formations produit et outils - Design logiciel embarqué : TI
HSUPA - Design logiciel embarqué : DSP 16410 (C, Assembleur)
- Encodage/Décodage de canal WCDMA (3GPP 25.212), optimisation des performances pour augmenter la capacité du produit.
- Encodage/Décodage de canal WCDMA (3GPP 25.212), optimisation des performances pour augmenter la capacité du produit.